

(11)Publication number:

64-065628

(43)Date of publication of application: 10.03.1989

(51)Int.CI.

GO6F 7/02 GO6F 7/28

(21)Application number: 62-223347

(71)Applicant: TOSHIBA CORP

TOSHIBA AUDIO VIDEO ENG CORP

(22)Date of filing:

07.09.1987


(72)Inventor: KANESHIGE TOSHIHIKO

(54) DIGITAL OPERATION DECIDING CIRCUIT

(57) Abstract:

PURPOSE: To allow a small sized circuit to execute excellent decision even when there are many bits in the data by providing the titled circuit with the 1st and 2nd deciding means and an arithmetic means for calculating an absolute value to decide a prescribed condition and to execute required decision.

CONSTITUTION: A digital operation formula is substituted for &verbar, A - B&verbar, <2N. Data α, β of respective lower N bits in the data A, B are compared at their size by a size comparator 15. On the other hand, data (a), (b) of upper bits excluding the lower N bits in the data A, B are compared at their size by a size comparator 18. The data (b) are converted into a negative value, a - b is calculated by a full adder 21, and when the absolute value is '1', outputs an 'H' level signal. In the other case, an 'L' level signal is outputted. The level outputs of each decision result are supplied to an OR circuit 24 through AND circuits 16, 17 and 19, 20.



The outputs goes to a 'H' level, only when a=b,

&verbar,a-b&verbar,, and $\alpha < \beta$, &verbar,a-b&verbar,=1 and a $< \alpha$, $\alpha > \beta$. Then, whether or not the formu la is satisfied, is decided.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

①特許出願公開

⑩ 公開特許公報(A)

昭64-65628

@Int_Cl.4

識別記号

庁内整理番号

@公開 昭和64年(1989) 3月10日

G 06 F

7/02 7/28 W-7313-5B Q-7313-5B

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

デジタル演算判定回路

②特 願 昭62-223347

❷出 願 昭62(1987)9月7日

60条明者 兼 :

敏 彦

神奈川県横浜市磯子区新杉田町8番地 東芝オーディオ・

ビデオエンジニアリング株式会社開発事業所内

⑩出願人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

9出 顔 人 東芝オーディオ・ビデ

東京都港区新橋3丁目3番9号

オエンジニアリング株

式会社

砂代 理 人 弁理士 鈴江 武彦

外2名

明 細 書

1. 発明の名称

アジタル演算判定回路

2. 特許請求の範囲

 $|\sum_{i=0}^{n} a_i \cdot 2^i - \sum_{i=0}^{n} b_i \cdot 2^i| < 2^N (ただし、<math>a_i \cdot b_i$ は れぞれのまたは 1 の値をとり、n 、N はそれぞれ 整数で $n > N \ge 0$ なる関係を有する)なるアクタル 演算式が横たされていることを判定するアクタル 演算判定回路において、

前記 $\sum_{j=0}^{n}a_{j}\cdot 2^{j}$ 及び $\sum_{j=0}^{n}b_{j}\cdot 2^{j}$ のそれぞれの下位Nビットのデータ四及び例の大小を判別する第1の判別手段と、

前記 $\sum_{i=0}^{n} a_i \cdot 2^i$ 及び $\sum_{i=0}^{n} b_i \cdot 2^i$ のそれぞれの下位N ビットを除く上位ビットのアータ(a) , (b) の差の絶対値を算出する領算手段と、

前記データ(a)、(b)の大小を判別する第2の判別 手段とを具備し、

- (1) a = b
- (2) $|\mathbf{a} \mathbf{b}| = 1 \ \mathbf{T} \mathbf{a} > \mathbf{b} \ \mathbf{b} > \mathbf{0} < \beta$
- (3) | a b | = 1 でa < b かつα>β

のいずれかの条件が満たされたとき、前記アジタル 資算式が満たされていると判定するように構成 してなることを特徴とするアジタル演算判定回路。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

(従来の技術)

周知のように、前記の如きデジタル演算式が 満たされているか否かを判定するためには、従来 より、式の右辺と左辺とをそれぞれ读算し、両似 算結果の大小を判別して行なうようにしている。

第 4 図は、 このような従来のデジタル演算判定 図路を示すものである。 すなわち、 $\sum_{i=0}^{n} a_i \cdot 2^i = A$ 、 $\sum_{i=0}^{n} b_i \cdot 2^i = B$ とかくと、 データ B を負数変換器 1 1 により負数 - B に変換し、全加算器 1 3 によ ってデータA と加算してA - B を得、 このデータ A - B を絶対値変換器 I 3 に返して | A - B | を生成し、大小比較器 I 4 で 2 ^M と大小比較することにより、 判定結果を得るようにしている。

しかしながら、上記のような従来のデジタル資 算利定回路では、演算処理が複雑で回路構成が大 形化するという問題が生じ、特にとの問題はピッ ト数が多くなる程梁刻なものとなっている。

(発明が解決しようとする問題点)

以上のように、従来のデジタル演算判定回路 では、回路構成が大形化し、ピット数の多いデー メの取り扱いに不向きであるという問題を有して いる。

そとで、との発明は上記事情を考慮してなされたもので、演算処理が簡易で回路構成の小形化を図ることができるとともに、データのピット数が多くなっても何ら問題なく判定動作を行ない得る彼めて良好なデジタル演算判定回路を提供するととを目的とする。

-3-

とに分け、それぞれの大小判別を行なりとともに、 アータョ . b の選の絶対値を算出するよりにした ので、復算処理が簡易で回路構成の小形化を図る ととができるとともに、アータのピット数が多く なっても何ら問題なく判定動作を行なりことがで きるものである。

(実施例)

以下、との発明の一実施例を説明するに先立 ち、この発明の原型について説明してかくことに する。すなわち、

 $|\sum_{i=0}^{n} a_i \cdot 2^i - \sum_{i=0}^{n} b_i \cdot 2^i| < 2^N$ (1) (ただし、 a_i , b_i はそれぞれ 0 または 1 の値をと b、n , N はそれぞれ整数で $n > N \ge 0$ なる関係を有する)

なるデジタル演算式は、

$$\left| \frac{\sum_{i=0}^{n} a_{i} \cdot 2^{i}}{2^{H}} - \frac{\sum_{i=0}^{n} b_{i} \cdot 2^{i}}{2^{H}} \right| < 1$$

$$\left| \left(\sum_{i=N}^{n} a_{i} \cdot 2^{i-N} + \sum_{i=0}^{N-1} a_{i} \cdot 2^{i-N} \right) - \left(\sum_{i=N}^{n} b_{i} \cdot 2^{i-N} + \sum_{i=0}^{N-1} b_{i} \cdot 2^{i-N} \right) \right| < 1$$

$$\left| \left(\sum_{i=N}^{n} a_{i} \cdot 2^{i-N} - \sum_{i=N}^{n} b_{i} \cdot 2^{i-N} \right) + \left(\sum_{i=0}^{N-1} a_{i} \cdot 2^{i-N} - \sum_{i=0}^{N-1} b_{i} \cdot 2^{i-N} \right) \right| < 1 \quad \dots (2)$$

$$-5 -$$

[発明の構成]

(問題点を解決するための手段)

- (1) = 1
- (2) | a b | = 1 で a > b かつα < β
- (3) | a-b|=1でa<bかつα>月

のいずれかの条件が消足されたとき、

 $|\sum_{i=0}^{n} a_i \cdot 2^i - \sum_{i=0}^{n} b_i \cdot 2^i| < 2^n$ なるデッタル演算式が満たされていると判定するようにしたものである。

(作用)

上記のような構成によれば、 $\sum_{i=0}^{n} a_i \cdot 2^i$ 及び $\sum_{i=0}^{n} b_i \cdot 2^i$ をそれぞれ下位 $N = v_i + 0$ アータα, β と、下位 $N = v_i + 0$ と、下位 $N = v_i + 0$ と、下位 $N = v_i + 0$ と、

-4-

と安わすことができる。ここで、

$$\sum_{i=1}^{n} a_i \cdot 2^{i-x} = a$$

$${\textstyle\sum\limits_{i=M}^{n}}\;b_{i}\cdot2^{i-M}=b$$

$$\sum_{i=0}^{N-1} a_i \cdot 2^{i-N} = \alpha$$

$$\sum_{i=0}^{N-1} b_i \cdot 2^{i-N} = \beta$$

とおくと、上記(2)式は、

 $|(a-b)+(\alpha-\beta)|<1$

とかる。ととろで、

$$0 \le \lim_{N \to \infty} \sum_{j=0}^{N-1} a_j \cdot 2^{j-N} < 1 ,$$

$$0 \le \lim_{N \to \infty} \sum_{i=0}^{N-1} b_i \cdot 2^{i-N} < 1$$

であるため、

 $|\alpha-\beta|<1$

は常に成り立つことになる。このため、上記(2)式 を満たす条件は、

- (1) . 1
- (2) | 4 b | = 1 で 4 > b かつ 4 < /
- (3) | a ~ b | = 1 で a < b かつ a > p

-6-

の 3 つがある。 ナなわち、上配(1) ~(3) の条件のう ちいずれかが満たされれば、上配(1)式が満たされ

ると判定することができるものである。

一方、上記データA, Bのうちの、下位Nビットを除く上位ビットのデータa, bは、それぞれ大小比較器 1 8 に供給されて、大小判別される。

-7-

略 2 0 の出力は、 | a - b | = 1 かつ a < b のときのみ H レベルとなる。そして、上配アンド回路 1 8 , 2 0 の出力は、上配アンド回路 1 7 , 1 6 の各他 方の入力端にそれぞれ供給されている。したがっ て、アンド回路 1 7 の出力は、 | a - b | = 1でa > b かつ α < ፆ の ときの み H レベルとなり、 アンド回路 1 6 の出力は、 | a - b | = 1でa < b かつ α > ፆ のと きの み H レベルとなる。

ここで、上記大小比較器 1 8 の a = b に対応する出力及びアンド回路 1 6 , 1 7 の各出力は、オア回路 2 4 に供給されている。このため、オア回路 2 4 の出力は、

- (1) A = b
- (2) | a-b | =1でa>bかつなく#
- (3) | a-b|=1でa <bかつα>β

のときのみHレベルとなり、とこに前記(I)式を満たしているか否かの判定を行なうととができるものである。

したがって、上配実施例のような構成によれば、 全加算器 3 1、 負数変換器 2 2 及び絶対値変換器



特別昭64-65628(3)

との大小比較器18は、 a > b , a = b 及び a < b の場合に応じて対応する出力端からHレベルの信号を発生し、対応したい出力端からLレベルの信号を発生するものである。そして、上記大小比較器18の a > b 及び a < b に対応する各出力は、アンド回路19,20の各一方の入力機にそれぞれ供給されている。

また、上位ビットのデータ a は、全加質器 2 1 の一方の入力増に供給され、データ b は負数変換器 2 3 により負数ー b に変換されて全加算器 2 1 の他方の入力増に供給されることにより、 a ー b なるで変換器 2 3 に供るで変換器 2 3 に対してないが「1」でない場合に対してないの信号を発生し、「1」でない場合に対している。というで発生する。そして、上記的対し、は多くの人力増に供給されている。

とのため、アンド回路 1 9 の出力は、| a-b | = 1 かつ a > b のと音の分引レベルとなり、アンド回

-8-

ますは、N ピット分回路規模を紹小することができるとともに、大小比較器」5 . 1 8 は、略同様の回路規模のものを使用することができるので、全体として回路構成の小形化を図ることができるものである。また、この効果は、ピット数ェがNに比して大きくなるにつれて、より促進されるようになる。

ここで、第1図中点級で囲んだ部分の構成は、 以下に述べる手段を用いることにより、さらに間 易化される。すなわち、n=7,N=4とすると、 アータュ,bが|s-b|=1でs>bまたはs
るペターンは、次表のようになる。



	ı	•	ì
ペターン		7 6 5 4	
1 -	•	※※※1	a > b
	ъ	※※※0	
2		※米※ 0	a < b
	ь	※※※1	
3	•	未来 10	a > b
	ь	※※01	
4		※ ※ 0 1	• < p
	ъ	* * 1 0	
5		# 1 0 0	a > b
	ь	₩ 011	
6	•	※ 0 1 1	• < b
	ь	*100	
7	•	1000	a > b
	ъ	0111	
8	•	0111	a < b
	<u> </u>	1000	

※: * i = b i

-11-

H レベルとたる。

また、データョ,とデータb,をノット回路
d o で反転したデータとをアンド回路 f 1 に供給
することにより、アンド回路 f 1 の出力は、a,=1
かつb,=0のときのみ H レベルと たる。 さらに、
データョ,をノット回路 f 3 に供給することに
より、アンド回路 f 3 に供給することに
より、アンド回路 f 3 に供給することに
より、アンド回路 f 3 に供給することに

なお、この発明は上記実施例に限定されるものではなく、この外その受旨を急脱しない範囲で植 徹変形して実施することができる。

[発明の効果]

以上詳述したようにこの発明によれば、演算 処理が簡易で回路構成の小形化を図ることができ るとともに、データのピット数が多くなっても何 ら問題なく判定動作を行ない得る値めて良好なデ ッタル演算判定回路を提供するととができる。

4. 図面の簡単な説明

第1図はこの発明に係るデジタル演算判定回

特別昭64-65628(4)

つまり、上表の8つのパターンを検出すれば、が 1 図中点線ではんだの8つのパターンを検出すすを 1 図中点線では、上表の8つのパターンを検出する。 2 図 杯 成 成 を それぞれ 4 = b , 4 = c を りんして 2 5 ~


また、解3図は、上記校出回路25の詳細な構 成を示すものである。なお、他の検出回路26~28 は第3図と同様な構成であるため、その説明を省 略する。すなわち、アータョ,bの城上位ビット のアータョ,,b, を排他的論理和回路(以下 EX-オア回路という) 89に供給することにより、 EX-オア回路39の出力は、4,=b, のときのみ


-12-


路の一実施例を示すプロック構成図、第2図は同 実施例の点線で囲んだ部分の変形例を示すプロッ ク標成図、第3図は同変形例の検出回路の詳細を 示す回路構成図、第4図は従来のデジタル資質判 定回路を示すプロック構成図である。

12…食数変換器、12…全加算器、13…絶対値変換器、14,15…大小比較器、16,17
… アンド回路、18…大小比較器、19,20…
アンド回路、21…金加算器、23…負数変換器、23…絶対値変換器、24…オア回路、25~28
…検出回路、29~36…アンド回路、37,38
…オア回路、39…EX-オア回路、40…ノット回路、41…アンド回路、42…ノット回路、43…


出顧人代理人 弁理士 鈴 江 改 彦







第 3 図



第 4 図